Altium — Пранович В. 11. Altium Designer (build 7.х). Проект многослойной печатной платы: выбор стека и задание общих правил проекта
Все действия приведены для версии Altium Designer Summer 08. В данной статье рассмотрены не только вопросы, касающиеся многослойных печатных плат, но и другие аспекты работы в пакете Altium Designer.
В статье будут обсуждены следующие темы:
• создание схем, в которых содержатся элементы, требующие выравнивания длин топологических связей или использования дифференциальных линий;
• создание правил трассирования в редакторе для электрических схем;
• написание конкретных правил для топологии и рассмотрение их действия;
• топология многослойной печатной платы со сквозными переходными отверстиями;
• типовые сопутствующие проблемы проектирования печатных плат.
Автор не станет придерживаться последовательности действий, использованных на практике при реализации этого проекта. Мы укажем только те из них, которые могут быть использованы при проектировании многослойных печатных плат, а также раскроем суть и очередность действий для достижения тех или иных целей. Автор не настаивает на исключительности данных действий, а приводит их как результат практического применения в конкретном примере.
При разработке многослойных печатных плат следует ответственно подходить ко всем настройкам параметров как самого проекта, так и всех элементов, которые будут применены в нем. Как правило, такие проекты содержат значительное число элементов разнообразных типов, включая многовыводные посадочные места. Отсюда высокие требования к размещению компонентов в заданной зоне печатной платы, которые должны учитывать и другие специфические особенности топологии.
В данном примере мы будем рассматривать, в основном, вопросы обращаясь к библиотекам только при необходимости.
Общие требования к проекту
Сформулируем основные требования к проекту, которые должны быть учтены в данном примере и перенесены в топологию печатной платы. Для учета данных требований и их проверки необходимо создать правила, которые, если это возможно, должны быть представлены на электрической схеме.
Итак, эти требования таковы:
1. Все компоненты должны располагаться только с одной стороны печатной платы.
2. Верхний и нижний слои должны быть отведены только под экранирующие полигоны.
3. Стек слоев должен содержать не менее двух типа Plane для электрической цепи «общая земля».
4. Стек должен содержать как минимум один слой типа Plane для шин питания.
5. Под шины питания и другие цепи с высоким значением тока должен быть отведен один специальный сигнальный слой.
6. Один сигнальный слой должен быть отведен только для скоростных дифференциальных сигналов, для которых требуется волновое согласование.
7. Общее число сигнальных слоев должно обеспечить отвод всех сигналов от посадочного места типа BGA с 336 Pad и шагом выводов 0,65 мм.
8. В проекте следует использовать только один тип переходных отверстий — сквозные.
9. Подвод проводников к Pad малых следует производить только от центра наружу, исключение допускается только для элементов, где рекомендованная топология подразумевает иное.
10. Необходимо обеспечить рекомендуемое снижение ширины проводников при подводе к Pad компонентов SMD.
11. Подвод элементов топологии к Pad штыревых компонентов осуществлять только с внутренних слоев.
12. Толщина печатной платы должна равняться 1,6 ±0,1 мм.
Стек слоев
Сначала определим структуру стека слоев. Самым сложным элементом в нашем примере будет корпус BGA с 336 Pad и шагом выводов 0,65 мм. Именно он определит структуру слоев печатной платы и их минимальное число. Поэтому следует изучить рекомендации производителя и максимально им следовать.
Рис. 1. Рекомендуемый PCB Stackup
На рис. 1 показана рекомендуемая разработчиком микросхемы [1] структура слоев для данного посадочного места. Предлагается иметь 8 слоев, из них 4 сигнальных. Кроме того, предлагается использование для перехода с внешних слоев наближний внутренний слой. Общая толщина платы при этом 0,8 мм. Очевидно, что отказ и топологии на внешних слоях требует добавления как минимум двух дополнительных слоев. Так как предполагаемая толщина печатной платы в примере в 2 раза больше рекомендуемой, это дополнительно наложит ограничение на минимальный диаметр сверления для переходного отверстия, что также снизит эффективность использования сигнальных слоев. Более того, с учетом выделения одного слоя для дифференциальных сигналов следовало бы остановиться на числе слоев 12 или 14. Однако в данном примере мы ограничимся числом 10 и при использовании ручной трассировки постараемся всю топологию разместить на таком числе слоев.
Основные требования к конструкции печатных плат указаны в стандарте [2]. Но нужно учитывать и реальные возможности производителей печатных плат. Как правило, они предоставляют на своих сайтах всю информацию об используемых материалах, возможностях производства и требованиях, которые следует соблюдать при проектировании многослойных печатных плат. В нашем примере будем ориентироваться на производство плат в «ПСБ Технолоджи» по одной причине: их требования к материалам печатных плат изложены в одном из номеров данного журнала [3].
Выбор конструкции печатной платы
В соответствии с рекомендацией [3] выберем наиболее распространенный вариант, когда внутренние слои платы формируются из двустороннего ламинированного медью стеклотекстолита («ядро», или core), а наружные слои выполняются из медной фольги, спрессованной с внутренними слоями при помощи связующего смолистого материала (препрег), как показано на рис. 2.
Рис. 2. Конструкция печатной платы
В качестве «ядра» используем наиболее распространенный материал — стандартный стеклотекстолит типа FR4. «Ядра» многослойной печатной платы в нашем примере образуют только внутренние слои. Выберем из стандартного и доступного набора стеклотекстолита у производителя значение толщины «ядра» 0,200 мм, а толщину фольги — 35 мкм (рис. 3). Последняя величина желаема для слоев типа Plane, поскольку в примере будут использованы компоненты с высоким потреблением мощности. Для изготовителя печатных плат такой подход предпочтителен и для сигнальных слоев, поэтому такую толщину фольги оставим для всех внутренних слоев.
Рис. 3. Выбор «ядра» и препрега
Для препрега также используем наиболее распространенную толщину 105 мкм. На внешних слоях выберем толщину медной фольги 17 мкм.
Теперь у нас все готово к созданию непосредственно стека слоев уже в самом пакете проектирования Altium Designer.
Итак, создадим новый проект и в нем новый Данные действия подробно описаны в [4]. Создание нового было продемонстрировано в [5].
Рис. 4. Параметры Layer Stack
Командой Design>>Layer Stack Manager открываем окно задания свойств Layer Stack (рис. 4), где в соответствии с выработанными нами требованиями выбираем следующие свойства:
1. Для добавления слоя печатной платы и установки их типа и порядка следования используем соответствующие кнопки и меню с правой стороны окна. В частности, для нашего случая, когда «ядра» располагаются внутри стека слоев печатной платы (рис. 2), следует выбрать тип Internal Layer Pair.
2. Определим следующие слои, начиная с нижнего:
– 1_Bottom — нижний слой с толщиной фольги 17 мкм;
– 2_OverBottom_forDiffPair — внутренний сигнальный слой с толщиной фольги 35 мкм. Будем их использовать только для дифференциальных пар;
Примечание. Далее все внутренние слои устанавливаем с толщиной фольги 35 мкм.
– 3_Ground_Bottom — слой типа Plane для шины «земля»;
– 4_Mid — сигнальный слой;
– 5_Splitted_VCC — слой типа Plane для шин дополнительных уровней питания;
– 6_Mid_VCC — слой типа Plane для шин основного уровня питания;
– 7_Mid — сигнальный слой;
– 8_Ground_Top — слой типа Plane для шины «земля»;
– 9_underTop — сигнальный слой;
– 10_Top — верхний слой (слой расположения компонентов) с толщиной фольги 17 мкм.
3. Для установки толщины фольги следует сделать двойной клик левой кнопкой указателя по соответствующей надписи с именем слоя (на рисунке это слой 1_Bottom) и ввести нужное значение в открывшемся окне.
4. Для слоев типа Plane в данном окне следует указать также величину PullBack — зазор между Board Outline (контуром печатной платы) и слоем меди. Данный зазор требуется, чтобы при механической обработке контура не было «задира» фольги данного слоя и вообще выхода ее на край печатной платы. В [6] рекомендуют, чтобы данные зазоры в зависимости от сложности производства были не менее:
– упрощенный вариант — 0,50 мм;
– стандартный вариант — 0,25 мм;
– усложненный вариант — 0,2 мм.
Не будем стремиться сделать нашу плату дороже, тем более что для слоев типа Plane, как правило, нет большой необходимости использовать область у края печатной платы. Установим данный зазор равным 0,635 мм.
5. Обратимся к параметрам свойств защитного покрытия платы — маски. Двойной клик левой кнопкой указателя по кнопке «…» для слоя маски Bottom Dielectric вызывает окно, где устанавливаются толщина покрытия маской (в нашем примере 17 мкм) и ее диэлектрическая проницаемость. В [6] приведено значение диэлектрической проницаемости для защитной маски — 4,4. Отметим, что у разных производителей в зависимости от технологии и применяемого покрытия могут быть разные как толщина покрытия маской, так и ее диэлектрическая проницаемость. Поэтому эти величины следует всегда выяснять у производителя печатных плат до начала проектирования многослойной печатной платы, так как их принимают во внимание при расчете зазора и толщины дорожек для скоростных и дифференциальных линий (учет волнового сопротивления).
6. Аналогично поступаем со свойствами Core («ядра»). Здесь устанавливаем рассчитанную толщину — 0,2 мм. В [6] приведены диэлектрические свойства стеклотекстолита FR4 от 4,4 до 4,8. Конкретное значение следует выяснить непосредственно у производителя. Мы установим это значение равным 4,4.
7. Диэлектрические свойства препрега практически такие же, как у стеклотекстолита FR4, и устанавливаются аналогично. Суммарная толщина печатной платы составила 1,67 мм, что лежит в допуске для выбранной категории плат [6] (допуск на толщину готовой многослойной платы не может быть менее ±10%).
8. Установим параметры для переходных отверстий (рис. 5). Кнопка Configure Drill Pair. В данном примере мы ограничимся одним типом переходных отверстий — только сквозными. Поэтому в данном окне присутствует лишь одна запись с указанием верхнего и нижнего слоя.
Рис. 5. Layer Stack. Параметры для переходных отверстий и расчета импеданса
9. Так как в нашем примере приведены дифференциальные линии, можно использовать формулы, встроенные в Altium Designer, для расчета импеданса, а также ширины дорожек. Однако вы вправе изменить формулы расчета и применить рекомендуемые производителем [7] печатных плат или из других достоверных источников.
10. Итак, параметры Layer Stack заданы, и теперь, нажав кнопку “Place Layer Stack Legend”, размещаем сведения о стеке слоев на одном из механических, например, в нашем случае на слое “3_Note”.
11. Для того чтобы информация о Layer Stack перемещалась на PCB как единое целое, выделим все элементы, принадлежащие Layer Stack, и командой (правый клик указателя>>Union >> Create Union From Selected Object) объединим их все в один модуль.
Теперь стек слоев нами задан, а информация о нем размещена на PCB, и мы можем приступать к написанию общих правил для слоев.
Правила учета технологических параметров
В данной статье будут сформулированы только правила, которые определяются технологией производства и классом печатныхплат, а также выбранным типом Layer Stack и переходных отверстий. В [5] было описано назначение правил и даны их типовые примеры. Теперь приведем примеры правил для многослойных печатных плат. Будет дан текст правил, но без указания их приоритета. Приоритет — это важный параметр, и в каждом конкретном случае следует обязательно указывать порядок применения правил. Однако к этому вопросу мы вернемся в отдельном разделе. Для задания свойств правил нам необходима таблица технологических параметров, которую мы заимствуем из [6]. В том порядке, как они указаны в таблице, мы их и приведем. Только единицей представления величин размеров выберем mil, так как до сих пор многие производители печатных плат предпочитают именно ее.
Таблица. Параметры производства плат компании «ПСБ Технолоджи»
1. Число слоев указано в Layer Stack и в правилах не проверяется.
2. Задание ширины проводников по умолчанию. Правило будет действовать на все проводники для всех слоев, если иное не разрешено правилами с более высоким приоритетом. Так как плата у нас содержит 10 слоев и мы будем иметь достаточно плотную трассировку, зададим ширину проводников по умолчанию — минимальное значение 4 mil, типовое значение 5 mil, максимальное 6 mil, что соответствует стандартной сложности.
Правило будет выглядеть так:
– раздел правил Routing/Width;
– имя (Name) правила — Width_All (имя правила определяет разработчик исходя из своих привычек);
– первое (The First Object) условие — All; для всех проводников;
– параметры: Min Width = 4 mil; Preferred Width = 5 mil; Max Width = 6 mil. Минимальная, предлагаемая по умолчанию и максимальная ширина проводника.
Далее мы не будем повторять описание ранее использованных правил и параметров, а приведем их только для новых.
3. Задание зазоров (≥0,1 мм) между проводниками по умолчанию:
– раздел правил Electrical/Clearance;
– имя правила — Clearance_All_to_All;
– первое условие — All (для всех объектов на любом слое);
– второе (The Second Object) условие — All;
– параметры: Different Net Only — для разноименных цепей; Minimum Clearance = = 4 mil.
4. Задание гарантированного «пояска» металлизированного отверстия. Здесь создадим
2 правила: для переходных отверстий с требованием (≥0,15 мм), для отверстий компонентов со штыревыми выводами сделаем больший зазор (≥0,2 мм):
– раздел правил Manufacturing/Minimum Annular Ring;
– имя правила— MinimumAnnularRingForVia;
– первое условие — IsVia (для всех переходных отверстий);
– параметры: Minimum Annular Ring (x–y) = 6 mil;
– имя правила— MinimumAnnularRingForPad;
– первое условие — IsPad (для всех контактных площадок);
Minimum Annular Ring (x–y) = 8 mil.
5. Задание диаметра сквозного отверстия.
Здесь создадим два правила: одно для переходных отверстий, диаметр которых должен быть не менее 0,15 мм; второе для отверстий компонентов со штыревыми выводами, для которых диаметр отверстия внутри контактной площадки должен быть не менее 0,75 мм. В этих правилах ограничим и максимальные значения:
– раздел правил Manufacturing/Hole Size;
– имя правила — HoleSizeForVia;
– первое условие — IsVia (для всех переходных отверстий);
– параметры: Minimum = 6 mil;
Maximum = 40 mil;
– имя правила — HoleSizeForPad;
– первое условие — IsPad (для всех переходных отверстий);
– параметры: Minimum = 30 mil; Maximum = 120 mil.
6. Минимальная площадка сквозного перехода (≥0,45 мм). Здесь же укажем и типовое, и максимальное значения. В этом правиле задается и диаметр переходного отверстия. Сейчас определим только переходные отверстия, используемые по умолчанию.
– раздел правил Routing/Routing Via Style;
– имя правила — RoutingViasDefault;
– первое условие — IsVia (для всех переходных отверстий);
– параметры: Via Diameter, Minimum = = 18 mil, Preferred = 22 mil, Maximum = = 34 mil; Via Diameter, Minimum = 6 mil, Preferred = 8 mil, Maximum = 10 mil.
7. Зазор от отверстия до металла в слоях МПП
(≥0,35 мм):
– раздел правил Electrical/Clearance;
– имя правила — Clearance_All_to_Hole;
– первое условие — All;
– второе условие — HoleSize;
– параметры: Different Net Only; Minimum Clearance = 14 mil.
8. Отношение толщины печатной платы к диаметру переходного отверстия 10:1. Здесь правило не пишется. Просто рассчитаем диаметр минимального отверстия как десятую часть от толщины платы, что составит 0,167 мм. Как видно, данная величина превышает значение в пункте 5. Нам следует вернуться к правилам HoleSizeForVia и увеличить значение параметра Minimum до величины 6,5 mil или известить производителя о другом допуске.
9. Зазор от металла до края ПП. Как правило, под этим понимают большее — это зазор не только до края печатной платы, но и до любых вырезов в ней и других объектов, требующих запрета топологии. Обычно такие зоны запрета указываются в слое KeepOut. Здесь тоже зададим два правила: одно общее, другое для наружных слоев с увеличенным зазором 0,635 мм для гарантированного зазора с возможным контактом с механическими направляющими, держателями, планками и т. п.:
– раздел правил Electrical/Clearance;
– имя первого правила— Clearance_to_Keep-Out;
– первое условие — ALL;
– второе условие Layer’) (для всего на слое Keep-Out);
– параметры: Any Net — для любых цепей; Minimum Clearance = 20 mil;
– имя второго правила— Clearance_OnOutside_Keep-Out;
– первое условие — OnOutside (для всего на внешних слоях);
– второе условие — OnLayer Layer’);
– параметры: Any Net; Minimum Clearance = 25 mil.
10. Зазор от края отверстия до края ПП (≥0,45 мм):
– раздел правил Electrical/Clearance;
– имя правила— Clearance_KeepOut_To_Hole;
– первое условие — OnLayer Layer’);
– второе условие — HoleSize;
– параметры: Any Net; Minimum Clearance = 16 mil.
11. Зазор от площадки до маски (≥0,075 мм).
– раздел правил Mask/Solder Mask Expansion;
– имя правила — SolderMaskExpansion;
– первое условие — All;
– параметры: Expansion = 3 mil.
12. То же касается и минимальной полоски маски.
13. Правил для «глухих» отверстий создавать не будем, так как в этом примере мы их не используем.
Итак, правила, контролирующие технологические возможности производителя, приведены. Теперь рассмотрим другие аспекты при разработке многослойных плат и сложных проектов.
Все остальные правила по возможности будем указывать непосредственно на схеме, так как именно разработчик схемы должен определять ключевые вопросы топологии для наиболее важных и критичных электрических связей.
Правила для контроля общих требований к печатной плате
Здесь укажем типовые правила для обеспечения как надежности изготовления многослойной печатной платы, так и повышения качества монтажа компонентов на печатной плате.
1. Установим зазор между площадками Pad и другими элементами топологии не менее 0,15 мм. Это правило более важное, чем правило из пункта 3 предыдущего раздела (правило для зазоров ≥0,1 мм между проводниками по умолчанию), и оно должно обладать более высоким приоритетом. Связано это с тем, что Pad не закрыты маской, и, вследствие этого, края проводников элементов топологии вблизи Pad могут быть открыты, что при монтаже может вызвать замыкание. Правило будет таким:
– раздел правил Electrical/Clearance;
– имя правила — Clearance_To_Pad;
– первое условие — IsPad;
– второе условие — All;
– параметры: Different Net Only; Minimum Clearance = 6 mil.
2. В случае если переходные отверстия не закрываются маской, аналогичное правило можно написать и для Via, или включить в первое условие предыдущего правила IsPad or Via.
3. Для гарантированного запрета «утекания» припоя в переходное отверстие для SMDкомпонентов зададим минимальный зазор от Pad до Via не менее 0,2 мм:
– раздел правил Electrical/Clearance;
– первое условие — IsPad;
– второе условие — IsVia;
– параметры: Same Net Only; Minimum Clearance = 8 mil. Правило действует для Pad и Via, принадлежащих одной электрической цепи.
4. Так как пока классов цепей у нас нет, сделаем только одно правило для типа топологии:
– раздел правил Routing/Routing Topology;
– имя правила — RoutinTopology;
– первое условие — All;
– параметры: Topology = Daisy-Simple.
5. Определим слои, доступные для топологии всех электрических цепей, и отдельно для дифференциальных линий (в нашем случае их два: верхний слой, где расположены компоненты, и специально отведенный внутренний слой). Правила выглядят так:
– раздел правил Routing/Routing Layer;
– имя первого правила — RoutingLayers;
– первое условие — All;
– параметры: Enable Layer = 10_Top, 9_underTop, 7_Mid, 4_Mid;
– имя второго правила— RoutingLayers_Diff;
– первое условие — InAnyDifferentialPair;
– параметры: Enable Layer = 10_Top, 2_OverBottom_forDiffPair.
6. Для запрета подключения проводников под острым углом (кроме дифференциальных линий) добавим следующее правило:
– раздел правил SMT/SMD to Corner;
– первое условие — Not InAnyDifferentialPair;
– параметры: Distance = 4 mil.
7. Для улучшенного термопрофиля при пайке обеспечим, чтобы ширина подходящих к Pad проводников была меньше ширины самого Pad:
– раздел правил SMT/SMD Neck-Down;
– первое условие — IsSMTPin;
8. Зазор от площадки до маски (≥0,075 мм).
– раздел правил Mask/Solder Mask Expansion;
– имя правила — SolderMaskExpansion;
– первое условие — All;
– параметры: Expansion = 3 mil.
9. Зазор маски для нанесения паяльной пасты сделаем нулевым:
– раздел правил Mask/Paste Mask Expansion;
– имя правила — PasteMaskExpansion;
– первое условие — All;
– параметры: Expansion = 0 mil.
10. Теперь укажем правила для заливки слоев Plane. Здесь установим три правила: для подключения к переходным отверстиям, к Pad штыревых компонентов с малым и большим значением диаметра Hole:
– раздел правил Plane/Power Plane Connect Style;
– имя правила — PlaneConnect;
– первое условие — All;
– параметры: Connect Style = Relief Connect (термобарьер); Conductor = 4 (число подводящих проводников); Conductor Width = 7 mil (ширина проводников); = 3 mil (зазор для термобарьера); Expansion = 6 mil («поясок» для отверстия в слое Plane);
– имя правила — PlaneConnect_Via;
– первое условие — IsVia;
– параметры: Connect Style = Direct Connect. Подключение к переходным отверстиям в слое Plane без термобарьеров;
– имя правила — PlaneConnect_BigHole;
– первое условие — (ObjectKind = ‘Pad’) And (HoleDiameter >= ’50’) (для всех отверстий с диаметром больше 50 mil);
– параметры: Connect Style = Relief Connect; Conductor = 4; Conductor Width = 12 mil; = 6 mil; Expansion = 20.
11. Зададим правила подключения полигонов:
– раздел правил Plane/Polygon Connect Style;
– имя правила — PolygonConnect (правило подключения полигонов по умолчанию);
– первое условие — All;
– второе условие — All;
– параметры: Connect Style = Relief Connect (термобарьер); Conductor = 4, 45 Angle (четыре подводящих проводника под углом 45°); Conductor Width = = 5 mil (ширина проводников) (Примечание. Обратите внимание, в отличие от слоя типа Plane в этом правиле зазор для термобарьера не задается! Для этого есть отдельные правила из раздела Clearance.);
– имя правила — PolygonConnect_to_Via (правило подключения полигонов к переходным отверстиям; здесь разрешим сплошную заливку полигона);
– первое условие — All;
– второе условие — IsVia;
– параметры: Connect Style = Direct Connect (без термобарьера);
– имя правила— PolygonConnect_TOPandBOTforPad (правило подключения полигонов к Pad на внешних сторонах платы; для сохранения одинакового термопрофиля при пайке запретим подключение любых полигонов к Pad);
– первое условие — OnOutside;
– второе условие — IsPad;
– параметры: Connect Style = No Connect.
12. Правила для запрета острых углов между проводниками. Здесь приведем три правила:
– раздел правил Manufacturing/Acute Angle;
– имя правила — AcuteAngle (по умолчанию);
– первое условие — All;
– второе условие — All;
– параметры: Minimum Angle = 89.999;
– имя правила — AcuteAngle_Diff (для дифференциальных линий минимальный угол — 135°);
– первое условие — InAnyDifferentialPair;
– второе условие — InAnyDifferentialPair;
– параметры: Minimum Angle = 134.999;
– имя правила — AcuteAngle_SplitPlanes (для линий — разделяющих 5−й слой Plane на зоны; этот слой предназначен для нескольких уровней питания);
– первое условие — OnLayer (‘5_Splitted_VCC’);
– второе условие — OnLayer (‘5_Splitted_VCC’);
– параметры: Minimum Angle = 134.999.
13. Ограничим длину рядом идущих проводников:
– раздел правил High Speed/Parallel Segment;
– имя правила— ParallelSegmentOnSameLayer;
– первое условие — All;
– второе условие — All;
– параметры: Layer Checking = Same Layer (для проводников в одном слое); For parallel gap of = 10 mil (на расстоянии друг от друга до указанной величины); The parallel limit is = 1000 mil (допускается указанная величина параллельных проводников);
– имя правила— ParallelSegmentOnAdjacentLayer;
– первое условие — All;
– второе условие — All;
– параметры: Layer Checking = Same Layer (для проводников в смежных слоях); For parallel gap of = 6 mil; The parallel limit is = 1000 mil.
14. Ограничим максимальную длину проводника:
– раздел правил High Speed/Length;
– имя правила — Length;
– первое условие — All;
– параметры: Minimum = 3 mil; Maximum = 10 000 mil.
15. Определим максимальную длину отвода от проводника:
– раздел правил High Speed/StubLength;
– имя правила — StubLength (по умолчанию);
– первое условие — All;
– параметры: Maximum StubLength = 1000 mil;
– имя правила — StubLengthDiff (для дифференциальных линий);
– первое условие — All;
– параметры: Maximum StubLength = 75 mil.
16. Запретим установку переходных отверстий на Pad SMD-компонентов:
– раздел правил High Speed/Vias Under SMD;
– имя правила — Vias Under SMD;
– первое условие — All;
– параметры: Vias Under SMD Pads = флаг снят.
17. Установим максимальное число переходных отверстий для одного проводника:
– раздел правил High Speed/Maximum Via Cont;
– имя правила — MaximumViaCont;
– первое условие — All;
– параметры: Maximum Via Cont = 10.
18. Укажем зазор для установки компонентов:
– раздел правил Placement/Component Clearance;
– имя правила — ComponentClearance;
– первое условие — All;
– второе условие — All;
– параметры: Vertical ClearanceMode = = Specified (установлена и проверка по высоте компонентов); Minimum Horizontal Clearance = 20 mil; Minimum Vertical Clearance = 50 mil.
19. Укажем сторону размещения компонентов:
– раздел правил Placement/Permitted Layers;
– имя правила — PermittedLayers;
– первое условие — All;
– параметры: Permitted Layers = Top Layer.
Итак, типовые правила для нашего проекта созданы, и мы можем приступать к разработке схемы и топологии. Отметим, что основная масса правил формулируется для готового проекта, когда схема уже создана. Далее при рассмотрении проекта мы не будем приводить подробное описание правила (кроме сложных случаев с точки зрения построения выражений), укажем лишь их параметры. Более того, при возможности будем эти правила описывать непосредственно в схемном редакторе.
Литература
1. PXA27x Processor Family Design Guide.pdf // www.intel.com
2. IPC_2221. Generic Standard on Printed Board Design.
3. Акулин А. И. Проектирование многослойных печатных плат. Журнал в журнале // Технологии в электронной промышленности. 2006. № 6.
4. Пранович В. Система проектирования Altium Designer 6 // Технологии в электронной промышленности. 2007. № 1.
5. Пранович В. Altium Designer 6 в примерах // Технологии в электронной промышленности. 2007. № 5–8.
6. Акулин А. И. Технологические параметры многослойных печатных плат и критерии их выбора // Технологии в электронной промышленности. 2007. № 5.
7. Акулин А. И. Целостность сигналов на печатной плате и волновое сопротивление проводников // Технологии в электронной промышленности. 2007. № 1.
Структура проекта. Задание общих правил проекта. Автоматическая генерация классов. Определение пользовательских классов цепей. Определение дополнительных классов компонентов. Задание на схеме правил топологии. Учет класса точности.
Создание и настройка проектов. Настройка панелей. Создание Design Workspace. Создание нового проекта. Создание нового документа в проекте. Создание библиотек PCB Library. Создание библиотек Schematic Library. Создание библиотек Int Library. Создание листа новой схемы в проекте. Внесение в проект элементов схемы. Присвоение позиционных номеров компонентам схемы. Выбор и изменение модели Footprint-компонента. Завершение формирования схемы.
Настройка приложения и проекта. Выбор схемы для примера. Поиск компонентов схемы и пример ведения базы данных. Создание библиотеки компонентов. Создание схемы. Настройка параметров проекта и его проверка. Создание макета печатной платы. Создание классов для печатной платы. Создание правил для печатной платы. Размещение и разводка.
Создание Database Library из существующих библиотек. Модификация базы данных для использования в качестве Database Library. Подключение базы данных к Database Library. Инсталляция библиотеки Database Library. Настройка библиотеки Database Library.
Altium designer как поменять mil на mm
Сообщение stm32 » 19 ноя 2013, 14:46
Размер сетки в настройках редактора УГО и в настройках редактора схем одинаковые, однако вот что на самом деле:
редактор УГО и его настройки:
Редактора схем(Тут видно что по вертикале всё ок, а вот по горизонтале косяк, проблема возникает тогда когда включеня привязка к сетке и начинаешь вести дорожки, хотел всё до ума довести, но что то не получается, привязку отключать не вариант):
RadioNex Сообщения: 14
Сообщение RadioNex » 19 ноя 2013, 16:20
То, что вы показали для схемы — это настройки пресетов сетки, а не сама сетка. Сетку для листа можно задать в ПКМ -> Options -> Document Options. Как-то можно задать и для всего проекта и даже по-умолчанию, но не помню как.
kazak11 Сообщения: 5
Сообщение kazak11 » 19 ноя 2013, 16:43
Похоже на 2.54. На сколько я понял, сетку вы настроили, но не переключили. Посмотрите нижний левый угол, клавиша «G» будет изменять сетку исходя из ваших настроек.
Altium Designer. SolidWorks. Часть 1. Разработка элементной базы
10 Группа Interactive Routing Conflict Resolution и группа Smart Connection Routing Conflict Resolution. Plow Through Polygons (в обоих группах) <проход сквозь полигоны>Кнопка Favourite Interactive Routing Widths. Столбец Metric. Новые значения: 0.1 мм (изменять не надо); 0.15 мм; 0.25 мм; 0.45 мм; 0.75 мм (изменять не надо) Кнопка Favourite Interactive Routing Via Sizes. Столбец Metric. В последней строке ввести новые значения: Size = 0.8 мм; Hole Size = 0.4 мм. 3. Раздел True Type Fonts Substitution Font = Times New Roman 4. Раздел Defaults. Группа Primitives Type. Изменения происходят по нажа- тию кнопки Edit Values. Объект Component. Группа Designator. Height = 70 mil Группа Comment. Height = 70 mil Группа Designator Font. Stroke, Default Группа Comment Font. Stroke, Default Объект String. Height = 70 mil Stroke Font, Default Кнопка справа Save As. Сохранение примитивов: X:\ФПК\Фамилия\Примитивы печатных плат.dft. (Расширение обязательно написать вручную). Кнопка слева внизу Save. Сохранение файла настроек: X:\ФПК\Фамилия\Настройки AD. (Расширение DXPprf добавится автоматически). Конец задания
11 ЗАДАНИЕ №2. СОЗДАНИЕ ДИСКРЕТНОГО ЭРИ СО ШТЫРЕВЫМИ ВЫВОДАМИ Если Altium Designer запущен заново, то перед началом работы в диалоговом окне Preferences (команда DXP/Preferences) полезно загрузить файл настроек (*.DXPprf), файл примитивов электрических схем (*.MMsdft) и файл примитивов печатных плат (*.dft). I. Создание интегрированной библиотеки ЭРИ. 1. File/New/Project/Integrated Library 2. Вкладка Projects. Правый щелчок на Integrated_Library1.LibPkg. Пункт Save Project As. Имя файла = Учебная библиотека. Расширение LibPkg добавится автоматически. II. Создание библиотеки условных графических обозначений (УГО). 1. File/New/Library/Schematic Library 2. File/Save As. Имя файла = УГО ЭРИ. Расширение SchLib добавится автоматически. 3. Вкладка SCH Library. Если отсутствует, то вызвать нажатием на кнопку SCH в правом нижнем углу и выбором пункта SCH Library. 4. Tools/Document Options. Вкладка Units. Убедиться, что Use Metric Unit System включено. III. Создание символа УГО транзистора 1. Вкладка SCH Library. Выбираем Component_1 в списке. 2. Tools/Rename Components. Имя компонента = КТ3102Г 3. Щелчок на рабочее поле. Установка шага сетки 0.5 мм. Циклическое нажатие на горячую клавишу G. В строке статуса отображается текущее значение шага 4. Рисование окружности транзистора. Place/Ellipse. Клавиша TAB на клавиатуре. X – Radius = 6 mm; Y – Radius = 6 mm. 5. Наметить центр, щелчок. Затем щелчок еще два раза. В итоге получается окружность. Для отмены рисования следующей окружности нажать правую клавишу мыши. 6. Прорисовка внутренних линий транзистора. Place/Line. При рисовании наклонных линий выбор удобного режима происходит циклическим перебором клавиши Пробел. 7. Прорисовка стрелки эмиттера. Place/Polygon. Последовательно щелкая в трех углах воображаемого треугольника, нарисовать стрелку эмиттера.
12 8. Выделение рисунка. Edit/Select/All. Сдвинуть изображение транзистора так, чтобы окружность касалась левым боком точки привязки. Точка привязки – это пересечение горизонтальной и вертикальной линии на экране. 9. Установка шага сетки 2 мм. Горячая клавиша G. 10. Размещение выводов. Place/Pin. Место подключения вывода к проводнику отмечается светло-серым крестиком. 11. Клавиша TAB на клавиатуре. Уточнение свойств. Display Name = K. Visible выключить. Designator = 1. Visible выключить. Electrical Type = Passive 12. Разворот вывода в нужную сторону происходит при циклическом нажатии Пробел. 13. Зафиксировать вывод примерно возле коллектора (насколько позволяет шаг). Едва заметный светло-серый крестик на выводе должен быть расположен наружу. 14. Следующие два вывода аналогично зафиксировать возле базы и эмиттера. 15. Вкладка SCH Library. Выделить вывод 2 в списке, затем нажать на кнопку Edit. Изменить имя вывода на B. Номер вывода при размещении увеличился автоматически, поэтому его изменять не надо. 16. Повторить п. 15 для вывода 3 и изменить имя вывода на E. 17. Установка шага сетки 0.5 мм. Горячая клавиша G. 18. Корректировка положения наклонных линий транзистора так, чтобы они касались выводов транзистора. Выделение наклонной линии и перетаскивание зеленого квадратика в новое место. 19. Вкладка SCH Library. Выделить в списке КТ3102Г. 20. Кнопка Edit. Редактирование свойств ЭРИ. Default Designator = VT? Знак вопроса – это символ подстановки. Comment = КТ3102Г. Visible выключить. Description = Транзистор NPN КТ3102Г. Окно не закрываем. 21. Добавление двух параметров – технические условия и вариант установки (по ГОСТ 29137-91). Правый верхний угол. Группа Parameters for КТ3102Г. Кнопка Add. Диалоговое окно Parameter Properties. Name = TU. Value = аАО.336.122. Кнопка OK. Правый верхний угол. Группа Parameters for КТ3102Г. Кнопка Add. Диалоговое окно Parameter Properties. Name = Ustanovka. Value = 230.09.1001.110.02. Кнопка OK. Примечание . Аналогичным образом можно добавить сколько угодно параметров: масса, высота, цена, поставщик и т.д. Если на предприятии существует база данных по ЭРИ, то эти данные там уже содержатся и могут автоматически передаваться в свойства ЭРИ. 22. File/Save. IV. Создание библиотеки посадочных мест. 1. File/New/Library/PCB Library 2. File/Save As. Имя файла = Посадочные места ЭРИ. Расширение PcbLib добавится автоматически. 3. Вкладка PCB Library. 4. Щелкнуть на рабочее поле, нажать несколько раз PgUp на клавиатуре до появления клеток сетки. 5. Установка шага сеток. Tools/Library Options
Unit = Metric Сетка привязки. Snap Grid. X = 0.25 mm; Y = 0.25 mm
13 Сетка размещения компонентов. Component Grid. X = 0.5 mm; Y = 0.5 mm Сетка прокладки трасс. Electrical Grid. Range = 0.25 mm Видимая сетка. Visible Grid. Grid1 = 0.25 mm; Grid2 = 2.5 mm V. Создание посадочного места. 1. Вкладка PCB Library. Двойной щелчок на PCBComponent_1. Name = TO-18 2. Нахождение начала координат. Edit/Jump/Reference или горячие клавиши J, R. На начало координат указывает специальный символ – кружок с перекрестьем. 3. Установка шага 2.5 мм. Горячая клавиша G. 4. Размещение контактных площадок. Place/Pad. Клавиша TAB на клавиатуре. Уточнение свойств. Диаметр отверстия контактного площадки. Hole Size = 0.8 mm Размеры и форма. Группа Size and Shape. Simple X – Size = 1.4 mm Y – Size = 1.4 mm Shape = Round Порядковый номер. Designator = 1 5. Установить контактную площадку в начало координат (точка 0, 0) 6. Установить вторую контактную площадку в точку X = 2.5 mm; Y = 2.5 mm. Текущие координаты отображаются в строке статуса 7. Установить третью контактную площадку в точку X = 5 mm; Y = 0 mm. 8. Установка слоев. Tools/Layers & Colors. Вкладка Board Layers And Colors. Группа слоев Mechanical Layers. Снять опцию Only Show Enabled Mechanical Layers. Пере- именовать слои Mechanical 2 …Mechanical 4 таким образом: Top Courtyard – зона запрета установки других элементов Top Assy – изображение ЭРИ для сборочного чертежа Top Component Body – слой для размещения трехмерного изображения Для каждого из переименованных слоев включить опции Show и Enable. 9. Установка шага 0.1 мм. Горячая клавиша G. 10. Выбор вкладки (слоя) Top Assy. Рисование окружности корпуса транзистора. Place/Arc(Center). Щелкнуть в точку с координатами (2.5; 0). Отвести указатель вбок, а затем еще три раза щелкнуть для завершения произвольной окружности. Завершение режима рисования – щелчок правой клавишей мыши. 11. Двойной щелчок на окружности для вызова окна свойств. Radius = 3 mm
Start Angle = 320 End Angle = 310
14 12. Дорисовка «язычка». Place/Line. Дорисовка происходит примерно, «на глаз». Выбор удобного режима рисования производится циклическим нажатием Пробел. Клавиша BackSpace делает отмену последнего неправильно нарисованного сегмента. 13. Копирование графики. Убедиться, что по-прежнему выбран слой Top Assy. Edit/Select/All On Layer. Edit/Copy. Щелчок левой клавишей мыши в любое место контура графики. 14. Перенос графики на другой слой. Выбрать вкладку (слой) Top Component Body. Edit/Paste Special. Диалоговое окно Paste Special. Убедиться, что включена опция Paste on current layer. Разместить графику на новом слое поверх старого слоя. 15. Выбор вкладки (слоя) Top Overlay. Рисование окружности. Place/Full Circle. Щелкнуть в точку с координатами (2.5; 0), затем отвести указатель мыши на произвольное расстояние и щелкнуть еще раз. Диаметр окружности может быть произвольным, но окружность не должна касаться контактных площадок. 16. Дорисовка ключа. Place/Line. Нарисовать ключ произвольных размеров, который указывает местоположение эмиттера транзистора (см. рисунок). 17. Установка шага 0.5 мм. Горячая клавиша G. 18. Выбор вкладки (слоя) Top Courtyard. Place/Line. Нарисовать квадрат со стороной 8 мм симметрично относительно остальной графики. 19. Установка параметров трехмерной графики. Tools/Manage 3D Bodies for Current Component. Диалоговое окно 3D Body Manager for component: TO-18 [mm]. Выбрать строку Polygonal shape created from primitives on Mechanical 4 (29 sq. mm). Во втором столбце нажать на надписи Add To TO-18. В третьем столбце Standoff Height ввести значение 5mm (зазор ЭРИ-плата). В четвертом столбце Overall Height ввести значение 10.2mm (общая высота). В шестом столбце из выпадающего списка выбрать слой Top Component Body. 20. Параметры посадочного места. Tools/Component Properties. Диалоговое окно PCB Library component [mm]. Height = 10.2mm. Description = TO-18. 21. File/Save. VI. Подключение посадочного места к символу УГО 1. Выбор вкладки Projects. Выбор в дереве проектирования библиотеки УГО «УГО ЭРИ.SchLib». Выбор вкладки SCH Library. Выбор в списке ЭРИ КТ3102Г. 2. Список Model внизу вкладки SCH Library. Кнопка Add. В выпадающем списке диалогового окна Add New Model выбрать значение Footprint. 3. Диалоговое окно PCB Model. Кнопка Browse. Далее необходимо найти библиотеку посадочных мест «Посадочные места ЭРИ.PcbLib» и посадочное место TO-18.
15 4. После нахождения закрываем все диалоговые окна, в результате в правом нижнем углу должно отобразиться посадочное место транзистора. 5. File/Save. VII. Проверка правильности созданного компонента 1. Reports/Component Rule Check. В диалоговом окне включить все галочки. В результате появляется текстовый документ, в котором перечисляются все ошибки (если они есть). VIII. Просмотр защитной и паяльной маски на контактных площадках 1. Выбор вкладки Projects. Выбор в дереве проектирования библиотеки «Посадочные места ЭРИ.PcbLib». Выбор вкладки PCB Library. Выбор в списке посадочного места TO-18. 2. Tools/Layer & Colors. Убедиться, что включены слои группы Mask Layers: Top Paste, Bottom Paste, Top Solder, Bottom Solder. Примечание . Размеры защитной и паяльной маски задаются как глобальные параметры при работе с печатной платой на последующих этапах. Кроме этого, размеры защитной и паяльной маски можно установить индивидуально для каждой контактной площадки при создании посадочного места, например на этапе V.4. Эти индивидуальные размеры будут иметь более высокий приоритет, чем глобальные параметры проекта.
16 ЗАДАНИЕ №3. СОЗДАНИЕ ИНТЕГРАЛЬНОГО ЭРИ С ПЛАНАРНЫМИ ВЫВОДАМИ И ОДНОРОДНЫМИ СЕКЦИЯМИ Если Altium Designer запущен заново, то перед началом работы в диалоговом окне Preferences (команда DXP/Preferences) полезно загрузить файл настроек (*.DXPprf), файл примитивов электрических схем (*.MMsdft) и файл примитивов печатных плат (*.dft). I. Создание УГО одной секции 4И-НЕ 1. Вкладка Projects. Выбор «Учебная библиотека.LibPkg». Выбор «УГО ЭРИ.SchLib». Вкладка SCH Library. 2. Tools/New Component. Имя компонента = К133ЛА6. 3. Установка точки привязки. Edit/Jump/Origin. 4. Убедиться, что установлена метрическая система координат. Tools/Document Op- tions. Вкладка Units. Use Metric Unit System. Metric Unit Used = Millimeters 5. Щелчок на рабочее поле. Установка шага сетки 2 мм. Циклический перебор клавишей G на клавиатуре. В строке статуса отображается текущее значение шага 6. Рисование прямоугольника верхней секции (нижнюю секцию не рисуем). Place/Line. Нарисовать прямоугольник размером 14 мм по горизонтали и 20 мм по вертикали. Рисование начинаем от точки привязки. Текущие координаты контролируем по строке статуса в левом нижнем углу 7. Нанесение символа &. Place/Text String. Клавиша TAB на клавиатуре. Text = & Font Change. Размер = 16 Закрыть диалоговое окно. Щелкнуть левой клавишей мыши в левом верхнем углу прямоугольника для размещения символа. 8. Размещение выводов. Place/Pin. Место подключения вывода к проводнику отмечается светло-серым крестиком. 9. Клавиша TAB на клавиатуре. Уточнение свойств. Display Name = In1. Visible выключить. Designator = 1. Visible включен. Electrical Type = Passive. По правилам Altium Designer следует установить тип Input, но в этом случае на выводе появится дополнительная графика, что не предусмотрено ГОСТ. 10. Разворот вывода в нужную сторону происходит при циклическом нажатии Пробел. 11. Зафиксировать вывод на левой стороне прямоугольника ближе к верхней границе. Едва заметный светло-серый крестик на выводе должен быть расположен наружу.
17 12. Повторить п. 9…11 еще три раза, при этом разместить выводы так, чтобы была симметрия. Имена выводов автоматически изменяются как In2, In3, In4. Номера двух последних выводов следует изменить на 4 и 5. 13. Повторить п. 9…11 еще один раз. Display Name = Out. Visible выключить. Designator = 6. Visible включен. Electrical Type = Passive. OutSide Edge = Dot. При этом на выводе появится символ инверсии – маленький кружок. 14. Зафиксировать вывод на правой стороне прямоугольника, посередине. Кружок инверсии должен быть обращен вовнутрь, т.е. касаться корпуса микросхемы. 15. Добавление второй секции. Tools/New Part. На вкладке SCH Library на обозначении К133ЛА6 появятся символ плюс, а под ним – надписи Part 1 и Part 2, т.е. секция 1 и секция 2. 16. Выбор Part 1. Выбор всей графики Edit/Select/All. Edit/Copy. 17. Выбор Part 2. Копирование графики из секции 1 в секцию 2. Edit/Paste. Разместить графику в таком же положении относительно точки привязки, как в секции 1. 18. Редактирование свойств выводов в секции 2. Выбор вкладки SCH Library. Последовательный выбор всех активных выводов в списке и редактирование свойств по нажатию на кнопку Edit. Список изменений таков: Display Name = In1. Designator = 9. Display Name = In2. Designator = 10. Display Name = In3. Designator = 12. Display Name = In4. Designator = 13. Display Name = Out. Designator = 8. 19. Добавление скрытого вывода. Place/Pin. Клавиша TAB на клавиатуре. Уточнение свойств. Display Name = GND. Designator = 7. Electrical Type = Power. Hide включен. Connect To = GND Part Number = 0 20. Разместить вывод внизу секции. После фиксации вывод не будет виден – он скрытый. 21. Клавиша TAB на клавиатуре. Уточнение свойств очередного скрытого вывода. Display Name = VCC. Designator = 14. Electrical Type = Power. Hide включен. Connect To = VCC Part Number = 0 22. Повторить п. 20. 23. Клавиша TAB на клавиатуре. Уточнение свойств очередного скрытого вывода. Display Name = Free. Неиспользуемый вывод в микросхеме. Designator = 3. Electrical Type = Passive. Hide включен. Connect To = пусто Part Number = 0 24. Повторить п. 20.
18 25. Клавиша TAB на клавиатуре. Уточнение свойств очередного скрытого вывода. Display Name = Free. Неиспользуемый вывод в микросхеме. Designator = 11. Electrical Type = Passive. Hide включен. Connect To = пусто Part Number = 0 26. Повторить п. 20. 27. Выход из режима размещения выводов. Клавиша Esc на клавиатуре. 28. Проверка скрытых выводов. View/Show Hidden Pins. При этом скрытые выводы должны появиться внизу секции. Снова применить команду View/Show Hidden Pins и скрыть выводы. 29. Вкладка SCH Library. Выбор названия К133ЛА6. Кнопка Edit. Default Designator = DD? Comment = К133ЛА6. Visible выключить Description = Два логических элемента 4И-НЕ с большим коэффициентом разветвления по выходу. Окно не закрываем. 30. Добавление двух параметров – технические условия и вариант установки (по ГОСТ 29137-91). Правый верхний угол. Группа Parameters for К133ЛА6. Кнопка Add. Диалоговое окно Parameter Properties. Name = TU. Value = бК0.348.086-01. Кнопка OK. Правый верхний угол. Группа Parameters for КТ3102Г. Кнопка Add. Диалоговое окно Parameter Properties. Name = Ustanovka. Value = 360.18.1102.11.00. Кнопка OK. Окно не закрываем. 31. Кнопка Edit Pins (левый нижний угол). Диалоговое окно Component Pin Editor. Для номеров выводов 3, 7, 11, 14 установить значение 0 в столбце Owner. 32. File/Save. II. Создание корпуса ЭРЭ с помощью мастера корпусов. 1. Вкладка Projects. Выбор «Учебная библиотека.LibPkg». Выбор «Посадочные ме- ста ЭРИ.PcbLib». Вкладка PCB Library 2. Запуск мастера. Tools/Component Wizard. Кнопка Next. 3. Выбор из списка Small Outlines Packages (SOP). Это обозначает корпус с планарными выводами и двусторонним расположением выводов. Select a unit = Metric (mm). Кнопка Next. 4. Задание размеров планарной контактной площадки. Размер по горизонтали = 2.1 мм. Размер по вертикали = 0.8 мм Кнопка Next. 5. Задание интервалов между планарными контактными площадками.
19 Размер по горизонтали = 11.25 мм. Размер по вертикали = 1.25 мм Кнопка Next. 6. Задание толщины линии для прорисовки контура корпуса микросхемы. 0.2 мм. Кнопка Next. 7. Задание числа выводов в микросхеме. 14. Кнопка Next. 8. Название корпуса. 401.14-4. Кнопка Next, затем кнопка Finish. 9. Установка шага 0.1 мм. Горячая клавиша G. 10. Выбор вкладки (слоя) Top Component Body. Place/Line. Нарисовать корпус мик- росхемы – прямоугольник со сторонами 6.5 10 мм симметрично относительно остальной графики. По горизонтали 6.5 мм; по вертикали 10 мм. 11. Копирование графики. Убедиться, что по-прежнему выбран слой Top Component Body. Edit/Select/All On Layer. Edit/Copy. Щелчок левой клавишей мыши в любое место контура графики. 12. Перенос графики на другой слой. Выбрать вкладку (слой) Top Assy. Edit/Paste Special. Диалоговое окно Paste Special. Убедиться, что включена опция Paste on current layer. Разместить графику на новом слое поверх старого слоя. 13. Дорисовка ключа. Place/Full Circle. Нарисовать ключ произвольных размеров, который указывает местоположение первого вывода микросхемы. 14. Установка шага 0.1 мм. Горячая клавиша G. 15. Выбор вкладки (слоя) Top Courtyard. Place/Line. Нарисовать прямоугольник со сторонами 15 12 мм симметрично относительно остальной графики. По горизонтали 15 мм; по вертикали 12 мм. 16. Установка параметров трехмерной графики. Tools/Manage 3D Bodies for Current Component. Диалоговое окно 3D Body Manager for component: 401.14-4 [mm]. Выбрать строку Polygonal shape created from primitives on Mechanical 4 (65 sq. mm). Во втором столбце нажать на надписи Add To 401.14-4. В третьем столбце Standoff Height ввести значение 0.5mm (зазор ЭРИ-плата). В четвертом столбце Overall Height ввести значение 2.8mm (общая высота). В шестом столбце из выпадающего списка выбрать слой Top Component Body. 17. Параметры посадочного места. Tools/Component Properties. Диалоговое окно PCB Library component [mm]. Height = 2.8mm. Description = 401.14-4. 18. File/Save III. Подключение посадочного места к УГО 1. Выбор вкладки Projects. Выбор в дереве проектирования библиотеки УГО «УГО ЭРИ.SchLib». Выбор вкладки SCH Library. Выбор в списке ЭРИ К133ЛА6. 2. Список Model внизу вкладки SCH Library. Кнопка Add. В выпадающем списке диалогового окна Add New Model выбрать значение Footprint. 3. Диалоговое окно PCB Model. Кнопка Browse. Далее необходимо найти библиотеку посадочных мест «Посадочные места ЭРИ.PcbLib» и посадочное место 401.14-4. 4. После нахождения закрываем все диалоговые окна, в результате в правом нижнем углу должно отобразиться посадочное место микросхемы. 5. File/Save IV. Проверка правильности созданного компонента. 1. Reports/Component Rule Check. В диалоговом окне включить все галочки. В результате появляется текстовый документ, в котором перечисляются все ошибки (если они есть).
Часть 3. Документирование печатной платы для сборки
Когда требования к изготовлению (болванка платы) задокументированы, настало время перейти к не менее важному этапу — документированию инструкций по размещению компонентов и окончательной сборке. Именно на этапе сборки болванка платы воплощается в жизнь вместе со всеми компонентами, указанными в спецификации материалов. В этой главе рассказывается о том, что вам нужно знать для успешной сборки платы, а также о требованиях к сборочным чертежам, добавлении примечаний и размещении предупредительных маркировок.
Если вы хотите перейти к различным главам этой серии, воспользуйтесь ссылками на оглавление ниже.
- Настройка документа по изготовлению
- Документирование главного чертежа
- Создание рабочих и сборочных чертежей в Altium Designer
Требования к сборочным чертежам
Проектная документация, возможно, является одним из наиболее важных аспектов процесса проектирования. Даже самый лучший проект печатной платы будет бесполезен, если вы не сможете четко сформулировать производителю замысел проекта. Теперь, когда ваш главный чертеж готов, у вас есть все необходимое для изготовления болванки платы выбранным вами производителем. В следующей главе мы рассмотрим последний фрагмент головоломки по созданию документации для окончательной сборки печатной платы.
Контрольные размеры для корпусов
Требования к конформному покрытию
Условные обозначения для всех деталей
Требования к монтажу компонентов и расстояниям между ними
Механическое оборудование, включая защелки и монтажное оборудование
Ориентация и полярность компонентов
Требования к маскировке
Требования к чистоте
Обязательные элементы конструкции для поддержки и жесткости
Этикетка электростатического разряда
Технические условия на выполнение работ
Требования к маркировкам и штамповке выводов
Требования к электрическим испытаниям
Особые требования к пайке, в том числе к припойной пасте
Проушины и клеммы
Обязательная документация по сборке
Обязательная документация по сборке состоит из нескольких шаблонов сборочных чертежей, которые необходимо включить в окончательный проект, в том числе распечатку схем и спецификацию материалов. Помимо ваших примечаний, эти шаблоны чертежей позволят производителю четко понять замысел проекта при финальном размещении и сборке компонентов. Кроме того, вы можете узнать больше о том, как повысить эффективность проектирования с помощью шаблонов проектов (WP).
Распечатки схем
Распечатки схем описывают предполагаемые соединения компонентов платы и являются необходимыми для определения и установления необходимых контрольных точек. Во время заключительного процесса тестирования тестер печатных плат может найти контрольные точки на физической печатной плате, но для большей ясности он будет использовать распечатки схем, чтобы понять, как эти контрольные точки подключаются к вашей схеме цепи. Контрольные точки показаны в примере схемы ниже.
Спецификация материалов должна содержать подробный и доступный список деталей, включающий всю необходимую информацию о поставщиках деталей. Предоставление производителю спецификации материалов с прилагаемыми обозначениями компонентов и сведениями о поставщиках гарантирует изготовление вашей конструкции с использованием соответствующих деталей. Спецификация материалов подробно рассматривается далее в руководстве. На приведенном ниже чертежном листе показан образец спецификации материалов, содержащий некоторые необходимые сведения о деталях, которые может потребоваться включить.
Предупредительные маркировки очень важны для безопасного обращения с платой. Вам нужно будет включить показанные ниже маркировки электростатического разряда в документацию по сборке, если ваша плата требует специального обращения из-за статической чувствительности.
Платы класса 1 и 2
«ПРОГРАММА УПРАВЛЕНИЯ ЭЛЕКТРОСТАТИЧЕСКИМ РАЗРЯДОМ ДЛЯ ЗАЩИТЫ ЭЛЕКТРИЧЕСКИХ И ЭЛЕКТРОННЫХ ДЕТАЛЕЙ, УЗЛОВ И ОБОРУДОВАНИЯ ДОЛЖНА СООТВЕТСТВОВАТЬ СТАНДАРТАМ MIL-STD-1686, КЛАСС _____ И MIL-HDBK-263».
- Класс 1 — устройства, чувствительные к напряжениям до 2000 В
- Класс 2 — устройства, чувствительные к напряжениям от 2001 до 4000 В
«ПРОГРАММА УПРАВЛЕНИЯ ЭЛЕКТРОСТАТИЧЕСКИМ РАЗРЯДОМ ДЛЯ ЗАЩИТЫ ЭЛЕКТРИЧЕСКИХ И ЭЛЕКТРОННЫХ ДЕТАЛЕЙ, УЗЛОВ И ОБОРУДОВАНИЯ ДОЛЖНА СООТВЕТСТВОВАТЬ СТАНДАРТАМ MIL-STD-1686, КЛАСС 3, И MIL-HDBK-263»
- Класс 3 — устройства, чувствительные к напряжению свыше 4000 В
Примечания
Сборочные чертежи, как и рабочие чертежи, требуют собственного набора примечаний. Эти примечания включают информацию о соединении платы с ее компонентами, включая стандарты сборки, инструкции по обращению и спецификации припоя. В документации по сборке не бывает слишком много деталей. Если вы считаете, что производителю необходимо знать что-то о размещении конкретного компонента или требованиях к сборке, сделайте соответствующее примечание. Ниже приведены некоторые примеры примечаний по сборке, как показано в IPC-A-325A[8-1].
- Качество изготовления должно быть равноценным и соответствовать требованиям IPC-A-610.
- Отметьте номер (или индекс) группы, редакцию и серийный номер, как показано на рисунке; маркировка должна состоять из символов высотой 2,5 мм, и в ней должен использоваться номер изделия. 6, белые чернила на эпоксидной основе, согласно MILI-43553, тип II.
- Эта сборка содержит чувствительные к электростатическому разряду (ESD) устройства; требуется бесстатическая обработка в соответствии со стандартом MIL-STD-1686, класс 2
- Конформное покрытие не требуется.
- Обозначения приведены только для справки и не указываются на отдельных деталях.
- Указанные размеры определяют максимальные габариты корпуса готовой сборки.
- Ориентация поляризованных конденсаторов обозначается знаком плюс (+). Полярность указана на детали.
- Точка определяет местоположение контакта № 1 и ориентацию устройства при виде сверху.
- Используя устройство для нанесения припойной пасты, нанесите ее (пункт № 4) на основную сторону платы.
Заполнение проектной документации
Draftsman — это продвинутый, но простой в использовании инструмент для черчения, интегрированный в Altium Designer, предназначенный для создания сборочных и рабочих чертежей. Draftsman — это встроенное расширение, которое можно установить или удалить вручную, перейдя на страницу «Расширения и обновления». На страницу «Расширения и обновления» можно перейти, нажав на значок пользователя в правом верхнем углу окна Altium Designer.
В следующий раз, когда вам понадобится создать производственную документацию для проекта платы, используйте утилиту Draftsman в Altium Designer®. Эта мощная и простая в использовании функция включена в Altium Designer. Она поможет вам ускорить процесс создания документов. Когда вы будете готовы предоставить своим производителям файлы и чертежи для изготовления плат, платформа Altium 365™ упростит совместную работу и предоставление проектов.
Мы лишь поверхностно рассмотрели некоторые возможности Altium Designer на Altium 365. Ознакомьтесь с нашими гибкими вариантами лицензирования для Altium Designer + Altium 365 сегодня.
